(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-58849 (P2000-58849A)

BA27 BA31 CA19 DA13 EB05

(43)公開日 平成12年2月25日(2000.2.25)


(51) Int.Cl.7	識別記号	ΡI	テーマコート*(参考)
H01L 29/786		H01L 29/78	613A 5C094
G09F 9/33		G09F 9/33	M
H01L 27/15		H01L 27/15	В
		29/78	6 1 7 N
		•	618D
		審査請求 有	請求項の数16 OL (全 14 頁)
(21)出願番号	特願平10-230938	(71)出願人 000004237 日本電気株式会社	
(22)出顧日	平成10年8月17日(1998.8.17)	東京都港区芝五丁目7番1号 (72)発明者 藤倉 克之	
		11-77-2712	港区芝五丁目7番1号 日本電気株
•		(74)代理人 1000653 弁理士	85 山下 穣平
·		Fターム(参考) 500	194 AA13 AA15 AA31 AA44 BA03

(54)【発明の名称】 蒋膜半導体装置

(57)【要約】

・【課題】 交流駆動型PDP等の容量性負荷駆動装置の 低コスト化、及び高速動作化を図る。

・【解決手段】 高電圧出力バッファ回路を両側サブゲー ト構造poly-SiTFTによるCMOS回路で構成 し、且つ前記両側サブゲート構造TFTはゲート電極2 に対してドレイン電極6、及びソース電極5方向に各々 サブゲート電極7.8を併設し、サブゲート電極7.8 のうちソース電極5側に位置するサブゲート電極8によ り形成されるチャネルの長さLS2を、ドレイン電極6 側に位置するサブゲート電極7により形成されるチャネ ルの長さLS1よりも短くする。



FB14

・【特許請求の範囲】

·【請求項1】 Pチャンネル及びNチャンネルの薄膜ト ランジスタ(TFT)を有し、Pチャンネル薄膜トラン ジスタ(PTFT)のソース電極は高電位側電源に接続 され、Nチャンネル薄膜トランジスタ(NTFT)のソ ース電極は低電位側電源に接続され、前記PTFT及び 前記NTFTのドレイン電極を共通に接続した回路を含 む薄膜半導体装置であって、

多結晶シリコン(p-Si)層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 10 求項4記載の薄膜半導体装置。 端に形成したドレイン側不純物層と、前記p-Si層上 に第1絶縁層を介して設けられた第1ゲート電極とを有 する第1構造TFTによる前記回路と、

前記多結晶シリコン(p-Si)層と、前記p-Si層 の一端に形成したソース側不純物層と、前記p-Si層 の他端に形成したドレイン側不純物層と、前記p-Si 層上に第1絶縁層を介して設けられた第1ゲート電極 と、前記第1ゲート電極と前記ドレイン側不純物層との 間に位置し第2絶縁層を介して設けられた第2ゲート電 極と、前記第1ゲート電極と前記ソース側不純物層との 20 間に位置し前記第2絶縁層を介して設けられた第3ゲー ト電極とを有する第2構造TFTによる前記回路とを含 み、

前記第3ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第2ゲート電極により前記p -Si層中に形成されるチャネルの長さよりも短くし、 前記第2ゲート電極及び第3ゲート電極にバイアス電圧 を印加することを特徴とする薄膜半導体装置。

・【請求項2】 前記第2ゲート電極と前記第3ゲート電 求項1記載の薄膜半導体装置。

·【請求項3】 前記NTFTの前記第2ゲート電極及び 前記第3ゲート電極を高電位側電源に接続し、前記PT FTの前記第2ゲート電極と前記第3ゲート電極を低電 位側電源端子に接続したことを特徴とする請求項1記載 の薄膜半導体装置。

·【請求項4】 Pチャンネル及びNチャンネルの薄膜ト ランジスタ(TFT)を有し、Pチャンネル薄膜トラン ジスタ(PTFT)のソース電極は髙電位側電源に接続 され、Nチャンネル薄膜トランジスタ(NTFT)のソ ース電極は低電位側電源に接続され、前記PTFT及び 前記NTFTのドレイン電極を共通に接続した回路を含 む薄膜半導体装置であって、

多結晶シリコン(p-Si)層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 端に形成したドレイン側不純物層と、前記p-Si層上 に第1絶縁層を介して設けられた第1ゲート電極と、前 記第1ゲート電極と前記ドレイン側不純物層との間に位 置し第2絶縁層を介して設けられた第2ゲート電極と、 前記第1ゲート電極と前記ソース側不純物層との間に位 50 の薄膜半導体装置。

置し前記第2絶縁層を介して設けられた第3ゲート電極 とを有する第2構造TFTによる前記回路とを含み、 前記第3ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第2ゲート電極により前記p -Si層中に形成されるチャネルの長さよりも短くし、 前記第2ゲート電極及び第3ゲート電極にバイアス電圧 を印加することを特徴とする薄膜半導体装置。

・【請求項5】 前記第2ゲート電極と前記第3ゲート電 極に共通のバイアス電圧を印加することを特徴とする請

・【請求項6】 前記NTFTの前記第2ゲート電極及び 前記第3ゲート電極を高電位側電源に接続し、前記PT FTの前記第2ゲート電極と前記第3ゲート電極を低電 位側電源端子に接続したことを特徴とする請求項4記載 の薄膜半導体装置。

·【請求項7】 Pチャンネル及びNチャンネルの薄膜ト ランジスタ(TFT)を有し、Pチャンネル薄膜トラン ジスタ(PTFT)のソース電極は高電位側電源に接続 され、Nチャンネル薄膜トランジスタ(NTFT)のソ ース電極は低電位側電源に接続され、前記PTFT及び 前記NTFTのドレイン電極を共通に接続した回路を含 む薄膜半導体装置であって、

多結晶シリコン(p-Si)層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 端に形成したドレイン側不純物層と、前記p-Si層上 に第1絶縁層を介して設けられた第1ゲート電極とを有 する第1構造TFTによる前記回路と、

前記多結晶シリコン(p-Si)層と、前記p-Si層 の一端に形成したソース側不純物層と、前記p-Si層 極に共通のバイアス電圧を印加することを特徴とする請 30 の他端に形成したドレイン側不純物層と、前記p-Si 層上にに第1絶縁層及び第2絶縁層とを介して設けられ た第4ゲート電極と、前記第4ゲート電極と前記ドレイ シ側不純物層との間に位置し第3絶縁層を介して設けら れた第5ゲート電極と、前記第4ゲート電極と前記ソー ス側不純物層との間に位置し前記第3絶縁層を介して設 けられた第6ゲート電極とを有する第3構造TFTによ る前記回路とを含み、

> 前記第6ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第5ゲート電極により前記p 40 - Si層中に形成されるチャネルの長さよりも短くし、 前記第5ゲート電極及び第6ゲート電極にバイアス電圧 を印加することを特徴とする薄膜半導体装置。

・【請求項8】 前記第5ゲート電極と前記第6ゲート電 極に共通のバイアス電圧を印加することを特徴とする請 求項7記載の薄膜半導体装置。

·【請求項9】 前記NTFTの前記第5ゲート電極及び 前記第6ゲート電極を高電位側電源に接続し、前記PT FTの前記第5ゲート電極と前記第6ゲート電極を低電 位側電源端子に接続したことを特徴とする請求項7記載

·【請求項10】 Pチャンネル及びNチャンネルの薄膜 トランジスタ(TFT)を有し、Pチャンネル薄膜トラ シジスタ (PTFT) のソース電極は高電位側電源に接 続され、Nチャンネル薄膜トランジスタ(NTFT)の ソース電極は低電位側電源に接続され、前記PTFT及 び前記NTFTのドレイン電極を共通に接続した回路を 含む薄膜半導体装置であって、

多結晶シリコン(p-Si)層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 に第1絶縁層を介して設けられた第1ゲート電極とを有 する第1構造TFTによる前記回路と、

多結晶シリコン(p-Si)層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 端に形成したドレイン側不純物層と、前記p-Si層上 に第1絶縁層を介して設けられた第1ゲート電極と、前 記第1ゲート電極と前記ドレイン側不純物層との間に位 置し第2絶縁層を介して設けられた第2ゲート電極と、 前記第1ゲート電極と前記ソース側不純物層との間に位 置し前記第2絶縁層を介して設けられた第3ゲート電極 20 有する第4構造TFTによる前記回路を含み、 とを有する第2構造TFTによる前記回路と、

前記多結晶シリコン(p-Si)層と、前記p-Si層 の一端に形成したソース側不純物層と、前記p-Si層 の他端に形成したドレイン側不純物層と、前記p-Si 層上に第1絶縁層及び第2絶縁層とを介して設けられた 第4ゲート電極と、前記第4ゲート電極と前記ドレイン 側不純物層との間に位置し第3絶縁層を介して設けられ た第5ゲート電極と、前記第4ゲート電極と前記ソース 側不純物層との間に位置し前記第3絶縁層を介して設け 前記回路とを含み、

前記第3ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第2ゲート電極により前記p -Si層中に形成されるチャネルの長さよりも短くし、 前記第2ゲート電極及び第3ゲート電極にバイアス電圧 を印加し、

前記第6ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第5ゲート電極により前記p Si層中に形成されるチャネルの長さよりも短くし、 前記第5ゲート電極及び第6ゲート電極に他のバイアス 40 【0001】 電圧を印加することを特徴とする薄膜半導体装置。

・【請求項11】 前記第2ゲート電極と前記第3ゲート 電極に共通のバイアス電圧を印加し、前記第5ゲート電 極と前記第6ゲート電極に他の共通のバイアス電圧を印 加することを特徴とする請求項10記載の薄膜半導体装

・【請求項12】 前記NTFTの前記第2ゲート電極及 び前記第3ゲート電極を高電位側電源に接続し、前記P TFTの前記第2ゲート電極と前記第3ゲート電極を低 4

ト電極及び前記第6ゲート電極を高電位側電源に接続 し、前記PTFTの前記第5ゲート電極と前記第6ゲー ト電極を低電位側電源端子に接続することを特徴とする 請求項10記載の薄膜半導体装置。

·【請求項13】 Pチャンネル及びNチャンネルの薄膜 トランジスタ(TFT)を有し、Pチャンネル薄膜トラ シジスタ(PTFT)のソース電極は高電位側電源に接 続され、Nチャンネル薄膜トランジスタ(NTFT)の ソース電極は低電位側電源に接続され、前記PTFT及 端に形成したドレイン側不純物層と、前記p-Si層上 10 び前記NTFTのドレイン電極を共通に接続した回路を 含む薄膜半導体装置であって、

> 多結晶シリコン (p-Si) 層と、前記p-Si層の一 端に形成したソース側不純物層と、前記p-Si層の他 端に形成したドレイン側不純物層と、前記p-Si層上 に第1絶縁層を介して設けられた第1ゲート電極と、前 記第1ゲート電極と前記ドレイン側不純物層との間に位 置し第2絶縁層を介して設けられた第2ゲート電極と、 前記第1ゲート電極と前記ソース側不純物層との間に位 置し第3絶縁層を介して設けられた第6ゲート電極とを

> 前記第6ゲート電極により前記p-Si層中に形成され るチャネルの長さを、前記第2ゲート電極により前記p -Si層中に形成されるチャネルの長さよりも短くし、 前記第2ゲート電極及び第6ゲート電極にバイアス電圧 を印加することを特徴とする薄膜半導体装置。

> ・【請求項14】 前記第2ゲート電極と前記第6ゲート 電極に共通のバイアス電圧を印加することを特徴とする 請求項13記載の薄膜半導体装置。

・【請求項15】 前記NTFTの前記第2ゲート電極及 られた第6ゲート電極とを有する第3構造TFTによる 30 び前記第6ゲート電極を高電位側電源に接続し、前記P TFTの前記第2ゲート電極と前記第6ゲート電極を低 電位側電源端子に接続したことを特徴とする請求項13 記載の薄膜半導体装置。

> ・【請求項16】 前記第1構造TFTの前記第1ゲート 電極、前記ソース側不純物層、前記ドレイン側不純物 層、及び、前記p-Si層とがセルフアライン構造を取 ることを特徴とする請求項1、7、10のいずれかに記 載された薄膜半導体装置。

・【発明の詳細な説明】

・【発明の属する技術分野】本発明は、薄膜半導体装置に 関し、特に交流駆動型プラズマディスプレイ(以下PD Pを略す) やエレクトロルミネッセンスディスプレイ ・(以下ELと略す) のような高電圧動作の必要なマトリ クスディスプレイ等を駆動するのに用いる薄膜半導体装 置に関する。

$\cdot [0002]$

·【従来の技術】液晶ディスプレイ、PDP、あるいはE しといったフラットパネルディスプレイが既に世の中に 電位側電源端子に接続し、前記NTFTの前記第5ゲー 50 出現している。近年では特にPDPの大画面化が進み、

30

6

40、50インチといった、CRTでは技術的に不可能 なほどのサイズの物も実用化されてきており、将来CR Tに代わるディスプレイとして大きな期待を集めてい る。しかしながら一方では、CRTに比べてまだまだ髙 価で、一般家庭にPDPを普及させるには大幅な低コス ト化が求められているのが実状である。

6

`【0003】PDPにはマトリクス状に発光セルが配列 されており、これらのセルを発光駆動するための方式と して交流駆動型、及び直流駆動型がある。両者のうち現 流駆動型PDPのパネル及びその駆動回路部分の構成を 示したプロック図である。PDPパネル21は、k×n 本のデータ電極22を形成したガラス板と、走査電極2 3と維持電極24を各々L×m本形成したガラス板と を、互いに貼り合わせて封止した構造となっている。こ れら3種類の電極で囲まれた空間領域が発光セルとな り、隣接するセル同士は隔壁により分離されている。セ ル内には希ガス等からなる混合ガスが封入されており、 これらの電極に電圧を印加することによりセル内部では 放電が起こり発光する。なお、全ての電極は絶縁層によ 20 り放電空間から隔絶されており、駆動回路からみるとP DPパネル21は容量性負荷となり、この容量に駆動回 路から電荷が充電される過渡状態時にのみ放電が行われ る。これが交流駆動型と呼ばれる所以である。k×n本 のデータ電極22にはデータドライバ25a~25kの 出力端子D1~Dknが接続されており、L×m本の走 査電極23には走査ドライバ26A~26Lの出力端子 S1~SLmが接続されている。また、L×m本の維持 電極24には維持パルス発生器27が接続されており、 さらに走査ドライバ26A~26Lの電源入力端子には 図示しない切換スイッチを介して維持パルス発生器27 が接続されている。以上の構成において、データドライ バ25a~25k及び走査ドライバ26A~26Lは既 にIC化されている。

·【0004】PDPでは画像の中間調表示を行うため に、画面の1フィールドを複数のサブフィールドに分割 している。図12は、図10に示すPDP各部の1サブ フィールド期間における駆動波形図である。先ず書込期 間では、走査ドライバ26A~26Lから各走査電極S 1~SLmに対して走査パルス信号(振幅Vs-Vb= -80~-90V)が順次印加され、これに同期してデ ータドライバ25a~25kからデータ電極D1~Dk nに対して表示信号であるデータパルス信号が印加され る。これにより各データ電極22と選択状態にある走査 電極23との交点上のセルに表示信号が印加され、すべ ての走査電極23を走査することによりPDPパネル2 1の全てのセルに表示信号が書き込まれる。なお、この データパルス信号の出力駆動電圧VDは、高電位側電源 Vdd(=60~80V)及び低電位側電源Vss間の 二値をとり、各セル内ではこの書込情報が保持される。

・【0005】次に維持期間では、維持パルス発生器27 から全ての維持電極24に対して共通の連続した維持パ ルス (振幅 V c - V s s = -160~-180 V) を印 加する。また、全ての走査電極23に対しては走査ドラ イバ26A~26Lの電源入力端子に接続されている図 示しない切換スイッチを維持パルス発生器27側に切り 換えることにより、維持パルス発生器27から全ての走 査電極23に対して共通の連続した維持パルスを印加す る。但し、走査電極23に印加する維持パルスは維持電 在主流となっているのは交流駆動型である。図10は交 10 極24に印加するそれとは逆位相のものである。この維 特期間においては、**書込期間でデータ電極22にVdd** レベルの信号が書き込まれたセルのみが放電を起こして 発光する。また、連続した維持パルスの出力パルス数を サブフィールド毎に変化させることでセルの発光回数が 変化するため、視覚的には発光輝度が変化したように見 え、中間調表示が可能となる。

> ・【0006】最後に予備放電期間では、予備放電パル ス、及び予備放電消去パルスを全ての走査電極23、全 ての維持電極24に印加することにより、各セルに保持 されていたデータパルス信号を消去し、次の1サブフィ ールド期間に移る。

> ・【0007】上述の一連の動作において、各データ電極 22に印加すべき表示信号は図10に示す範囲の外部か SDAT1~DATkのロジック信号としてデータドラ イバ25a~25kに入力される。

·【0008】図11は、各データドライバ25a~25 kの内部構成を示すブロック図である。同図において、 nピットシフトレジスタ28はクロックパルスCLKに 同期して、外部から入力されたシリアル表示信号DAT kを順次取り込んで、パラレル信号Q1~Qnに変換す る。 n ビットラッチ29はこれらのパラレル信号Q1~ Qnを取り込んだ後に、図12に示した1~Lmの走査 パルスに同期したラッチ信号LEのタイミングでパラレ ル信号S1~Snを同一タイミングで出力する。ここま でで処理される信号は振幅が3.3~5 V程度の低電圧 ロジック信号である。次にレベルシフタ30は、パラレ ル信号S1~Snを60~80V以上の振幅をもつ高電 圧ロジック信号に個別にレベル変換する。そして出力バ ッファ31は、レベルシフタ30の出力信号を大きな電 40 流容量に変換して出力し、各データ電極22を駆動す

·【0009】以上のPDPの構成及び動作において、最 近の50インチクラス髙精細カラーの仕様では表示画素 数が1365×768となり、データ電極数はRGB3 色合計で4095本にも達する。一般的に使用されてい るデータドライバIC及び走査ドライバICの出力端子 数は40~96出力であるから、データドライバICの 使用個数は43~102個と非常に多い。さらに、髙精 細PDPでは、データドライバ内部における表示信号の 50 処理速度が速くなり、しかもドライバの負荷となるデー

夕電極1本当たりの容量も大きくなるため、図10にお いてデータ電極22をPDPパネル21の上下方向の中 心で2分割してそれぞれ上下に引き出して別々に駆動す る方式や、データ電極22を1本おきに上下に引き出し て別々に駆動する方式を採ることで、ドライバ内部の動 作周波数を下げたり、駆動負荷を軽減している。しか し、このような方式を採った場合には、データドライバ ICの使用個数はさらに増えることとなり、今後のPD Pの低コスト化に対して大きな障害となる。従って、デ ータドライバICの低コスト化が非常に重要な課題とな 10 ってきている。

·【0010】ここで、上述したデータドライバICのデ バイス構造について説明する。データドライバIC内部 では低電圧及び高電圧のロジック信号を取り扱うが、特 に高電圧に対しては高耐圧MOSFETを回路に用いて いる。具体的には、LDD(Lightly Dope d Drain) 構造やサブゲート構造があげられる。 これらは何れもドレイン電極側に前記構造をもつ領域を 設けることで、ゲート電極下のチャネル領域のドレイン 端とドレイン電極間に電位勾配を持たせて、ドレイン高 20 電界を緩和しようというものである。図15は、LDD 構造高耐圧MOSFETを用いてCMOSインバータ回 路を構成し、図11内の出力バッファ31に用いた例を 示す断面図である。その製造工程の一例としては、まず 半導体基板 1 4 上に不純物イオン注入により n ウェル 1 6、及びドレイン領域となるN側低濃度不純物層17、 P側低濃度不純物層18を順次形成する。その後、フィ ールド酸化膜15を形成する。次に、N側ゲート電極2 a及びP側ゲート電極2bを形成してから、ソース領域 及び保護ダイオードとなるソース側n型不純物層3a、 ソース側p型不純物層3bを形成する。そして、ソース 側コンタクト5及びドレイン側コンタクト6を開口した 後に、アルミ等の金属薄膜からなるN側ソース電極 9 a、P側ソース電極9b、及びドレイン電極10を形成 する。以上の製造工程により、高耐圧MOSFETを用 いたCMOSインパータを製造しようとした場合、必要 なマスクPR数は8PRとなる。しかし、実際のドライ バICでは低電圧ロジック回路用MOSFETを同一基 板上に形成したり、2層アルミ配線により内部回路の接 続レイアウトを行うのが一般的であるから、上記例の製 造工程に必要なマスクPR数は少なくとも10PR以上 となる。

・【0011】ところで、筆者らは先に述べたドライバ [Cに対する低コスト化要求に応えるための一つの方法と して、多結晶シリコン(以下poly-Siと略す)か らなる薄膜トランジスタ (Thin Film Tra nsistor、以下TFTと略す)を用いてデータド ライバICを実現するための研究を重ねてきた。以前の poly-Si薄膜は1000℃程度と半導体製造プロ

件に耐えるような基板材料として石英基板を用いてき た。しかし、近年では500℃以下のプロセス温度で形 成可能な、いわゆる低温poly-Si薄膜が主流とな ってきており、基板材料として安価な無アルカリガラス 基板が使用できることから、半導体基板に対してデバイ ス部材のコスト低減が可能である。また、その製造プロ セスは液晶ディスプレイに用いる非晶質シリコンTFT 用のものとある程度共有化が可能であり、しかも半導体 基板に比べて大面積の基板が使用できるため、一括大量 生産による製造コスト低減も可能である。一方、デバイ ス特性的に見れば特に最近では技術開発も進んで髙品質 な低温poly-Si薄膜が得られるようになり、TF Tとしての移動度も大幅に向上してきている。さらに、 TFTは絶縁基板上に形成されることから、各TFT素 子間が完全に分離されるので、従来の半導体基板上に形 成されるMOSFETのように、基板内の寄生素子を介 したラッチアップ現象は根本的に発生しない。これは、 特にデータドライバのような髙耐圧ICにとっては大き なメリットとなり、信頼性向上が可能である。さらに、 同様の理由からトランジスタと基板との間の寄生容量が ないため、デバイス動作の高速化が可能である。このよ うな理由から、PDPのデータドライバICに対して、 poly-SiTFTを用いた薄膜半導体装置の適用可 能性に道が開けてきた。

・【0012】データドライバICを実現するには、先に も述べたとおり髙耐圧TFTの実用化が不可欠である。 髙耐圧TFTの公知例としてはサブゲート構造TFTが あり、それはTiao-Yuan Huangらによっ ₹ (「A Simpler100-V Polysil icon TFT with ImprovedTur n-ONaracteristics], IEEE ElectronDevice Letters, vo 1. 11, No. 6, June, 1990) に報告され ている。図17は従来のサブゲート構造TFTの断面図 である。絶縁性基板上にpoly-Si層1が堆積され ており、チャネル領域となる。poly-Si層1上に は、第1ゲート絶縁層12を介してゲート電極2が形成 されている。ゲート電極2上にはさらに第2ゲート絶縁 層11が形成されておりその上部には第2ゲート電極7 が形成されている。本構成によるサブゲート構造TFT はゲート電極2下に形成されるTFTと、第2ゲート電 極7下に形成されるTFTとを直列接続したものとみな すことができる。なお、ゲート電極2と第2ゲート電極 7とは微妙にオーバーラップしている。poly-Si 層1のうち、これら2つのゲート電極下に位置する領域 はノンドープで、その両端部にはソース側不純物層3及 びドレイン側不純物層4が形成されている。ゲート電極 2に印加するゲート電圧Vgを変化させることによりT FTのオン/オフ制御を行う。また、第2ゲート電極7 セス並みの髙温で形成する方法が主体で、そのような条 50 には所定の正バイアス電圧Vfpを印加することによ

り、第2ゲート電極7下に形成されるTFTのチャネル 領域におけるソース端とドレイン側不純物層4との間に 電位勾配を持たせることにより、ゲート電極2下に形成 されるTFTのチャネル領域におけるドレイン端とソー ス側不純物層3との間の電界を緩和させる。これによ り、サブゲート構造TFT全体としてみたドレイン〜ソ ース電極間の高耐圧化を実現するものである。

・【0013】図18は従来のサブゲート構造TFTを用 いてCMOSインパータ回路を構成した例として報告さ れている回路図である。PTFT35及びNTFT36 のサブゲート電極は、それぞれVss及びVdd端子に 接続されているので、一定の電圧が印加される。また、 各ゲート電極にはVdd-Vssの振幅を有するゲート パルス電圧Vgを印加することにより、インバータ回路 の出力Voutの論理状態を制御する。なお、本例では PTFT35及びNTFT36の各ゲート電極を共通に 接続してあるが、必ずしもこれに限定する必要はなく各 々独立したゲート電圧を印加しても良い。この場合、各 ゲート電圧の振幅はVdd-Vssよりも小さくても良

・【0014】しかしながら、以上のようなサブゲート構 造TFTを用いて、これをディスプレイ駆動用ドライバ ·ICとして応用検討した事例はない。

·【0015】ここで、実際のPDPを駆動する場合を考 えてみる。図13は、図10に示すデータドライバの出 カバッファをTFTで構成してその1回路分を抜き出し たものと、それに接続されているデータ電極Dn、隣接 データ電極Dn-1、Dn+1、及び走査電極23、及 び維持電極24との間の結合容量を示した等価回路であ る。CDは隣接データ電極間結合容量、Csは1本のデ ータ電極Dnとそれに交差する全ての走査電極との間の 結合容量、またCcは1本のデータ電極Dnとそれに交 差する全ての維持電極との間の結合容量である。このよ うな結合容量が存在すると、隣接データ電極、あるいは 走査電極、維持電極の駆動電圧レベルが変化した際に、 データ電極Dnの電圧がこれらの結合容量を介して変動 する。

・【0016】図14は、図12に示した波形図の書込期 間において、データ電極Dnの電圧変動の様子を示した 波形図である。図12において、走査ドライバの駆動出 40 TFT保護素子38を設けた髙耐圧出力バッファの一例 力状態が例えば同図(B)から(C)に変化するタイミ シグに同期して、データ電極Dnの駆動出力状態はVs sを維持し、且つDnに隣接するデータ電極Dn-1、 Dn+1の駆動出力状態がVddからVssに変化する ような表示パターンを想定した場合、データ電極Dnの 駆動電圧VDnは本来Vssであるが、負方向に△VD nの変動が発生した後に、NTFT36のオン抵抗分を 介して変動電圧分がVssに吸収されて本来の電圧に戻 る。実際のPDPにおける結合容量の値は、CD、C

△VDnのピーク値は約30Vとなる。

・【0017】以上説明した電圧変動が起こると、図13 のNTFT36においてドレイン電極側の電圧がソース 電極側のそれよりも低くなる。この場合、図17で説明 したような従来のサブゲート構造TFTの場合には、ド レイン〜ソース電極間の電位関係が逆転するとTFTの ソース電極側に電界の緩和効果がないため耐圧が極端に 低くなり、容易にプレークダウンして素子破壊を引き起 こすという問題があった。

・【0018】この問題に対しては、図15に示したLD D構造高耐圧MOSFETではソース側n型不純物層3 a、ソース側p型不純物層3bを設け、出力保護ダイオ ードをMOSFET内部に形成することにより解決して いた。図16は、保護ダイオードを形成したMOSFE Tによるインバータ回路の等価回路図である。PFET 62及びNFET33のドレイン~ソース間に保護ダイ オード34が挿入されており、ドレイン~ソース間に逆 電圧が印加されるとダイオードが導通する。その際、ダ イオード電流は基板方向に流れるためMOSFETに比 20 べて電流容量が大で、逆電圧に伴う電流はほとんどダイ オードを通るので、トランジスタの破壊を防止すること ができる。

【0019】これに対し、poly-SiTFTは絶縁 基板上に形成され、しかも図17のpoly-Si層1 は一般に1000オングストローム以下と薄いため、図 15の髙耐圧MOSFET断面図に示すような厚さ方向 の不純物プロファイルにより保護ダイオードを形成する ことは不可能である。従って、保護ダイオードはラテラ ル構造のものとし、TFTとは独立した素子として基板 上に形成する必要がある。しかし、その場合には素子レ イアウト面積が大きくなるという問題がある。さらにp oly-Si薄膜には結晶粒界があるためにそれを介し たリーク電流が多く、ダイオードを形成しても整流特性 が悪いという欠点があり、現状ではこれをダイオードと して用いるのは困難である。そこで別に設けたTFTを ダイオード接続することにより保護用素子として用いる 方法が一般的にとられている。

·【0020】図19は出力バッファ用のPTFT35及 びNTFT36とは別に、PTFT保護素子37及びN を示す回路図である。出力端子VoutにはPDPパネ ルのデータ電極が接続されるが、前述したような結合容 量を介してVoutの電圧が変動した場合には、これら の保護素子37、38を介してその変動分を吸収しよう とするものである。しかしながら、図19の構成では保 護素子37、38のドレイン側の耐圧を確保する必要性 は出力バッファ用TFT35、36の場合と何ら変わり はないため、サブゲート電極をドレイン側に入れること になる。しかし、これではソース電極側の電界緩和作用 s、C c共に約1 5 p F cある。このときの変動電圧分 50 がなく、ドレイン〜ソース間逆電圧印加時の素子破壊に

対する解決にはならない。

・【0021】上記問題に対する解決策として、出力バッ ファTFTのサブゲート電極をドレイン電極側に加えて 新たにソース電極側にも設けた、いわゆる両側サブゲー ト構造にすることによってドレイン〜ソース間逆耐圧を 向上させる方法が考えられる。

・【0022】図20は、特開平5-251702公報に 開示されている従来の両側サブゲート構造TFTの断面 図である。絶縁性基板13上にアルミ薄膜からなるソー ス電極9及びドレイン電極10が形成され、さらにその 10 ·【0026】 上部にはソース側n型不純物層3a、ソース側p型不純 物層3b、ドレイン側n型不純物層4a、及びドレイン 側p型不純物層4bが形成されている。poly-Si **闇1は前記不純物層を覆うように形成され、その上部に** は第1ゲート絶縁層12を介してゲート電極2が形成さ れている。さらに、第2ゲート絶縁層11を介して第2 ゲート電極7及び第3ゲート電極8が形成されている。 ·【0023】また、図21は特開平5-90587号公 報に開示されている従来の両側サブゲート構造MOSF ETの断面図である。半導体基板14上にフィールド酸 20 化膜15が形成され、これに囲まれた領域に第1ゲート 絶縁層12、ゲート電極2が順次形成されている。ま た、第1ゲート絶縁層12にはソース側コンタクト5及 びドレイン側コンタクト6が開口されている。そして、 第1ゲート絶縁層12上部には第2ゲート絶縁層11を 介して第2ゲート電極7及び第3ゲート電極8が形成さ れている。

·[0024]

·【発明が解決しようとする課題】上述したこれらの公報 OSFETは、その発明図を見ると何れも第2ゲート電 極7と同じチャネル方向長さをもつ、第3ゲート電極8 を有するように記載されている。従って、このようなT FTを用いればTFTのドレイン〜ソース間における逆 方向耐圧は、順方向のそれと同じだけ確保することが可 能である。図5はサブゲート構造TFTにおいて、サブ ゲート電極に印加するバイアス電圧を一定にした場合 の、ドレイン電流Idとドレイン~ソース間逆方向電圧 -Vdsとの関係を示す特性図である。同図において、 ·(a) 片側サブゲート構造のドレイン〜ソース間逆耐圧 BVdsaは低いが、(c)両側サブゲート構造とする ことにより耐圧はBVdscのように向上し、これは片 側サブゲート構造におけるドレイン~ソース間順方向の 耐圧に相当する。しかし、耐圧が向上する一方でオン電 流は制限される。図6はサブゲート構造TFTにおける オン電流特性図である。同図において、(c)両側サブ ゲート構造とすることにより、オン電流は片側サブゲー ト構造の場合に比べて大幅に低下する。このため、ドラ イバとして所望の駆動能力を確保しようとすると、出力 バッファ用TFTのサイズを大きくしなければならな

い。すると、ドライバICチップ面積の増加、ひいては ロストアップを招くという問題があった。

・【0025】そこで、本発明は、容量性負荷駆動装置、 とりわけ交流駆動型PDP等を駆動するためのディスプ レイ駆動装置を低コスト化すると共に、それに伴って発 生する駆動能力低下を抑えつつ、負荷の結合容量により 駆動出力端子の駆動電圧が変動を受けたとしても、ブレ ークダウンによる素子破壊を防止することのできる薄膜 半導体装置を提供することを課題としている。

・【課題を解決するための手段】上記の課題を解決するた めの本発明は、Pチャンネル及びNチャンネルの薄膜ト ランジスタ(TFT)を有し、Pチャンネル薄膜トラン ジスタ(PTFT)のソース電極は高電位側電源に接続 され、Nチャンネル薄膜トランジスタ(NTFT)のソ ース電極は低電位側電源に接続され、前記PTFT及び 前記NTFTのドレイン電極を共通に接続した回路を含 む薄膜半導体装置である。

·【0027】そして、上記TFTは、多結晶シリコン ·(p-Si) 層と、前記p-Si層の一端に形成したソ ース側不純物層と、前記p-Si層の他端に形成したド レイン側不純物層と、前記p-Si層上に第1絶縁層を 介して設けられた第1ゲート電極とを有する第1構造T FTによる前記回路と、多結晶シリコン(p-Si)層 と、前記p-Si層の一端に形成したソース側不純物層 と、前記p-Si層の他端に形成したドレイン側不純物 層と、前記p-Si層上に第1絶縁層を介して設けられ た第1ゲート電極と、前記第1ゲート電極と前記ドレイ シ側不純物層との間に位置し第2絶縁層を介して設けら に開示されている両側サブゲート構造TFTもしくはM 30 れた第2ゲート電極と、前記第1ゲート電極と前記ソー ス側不純物層との間に位置し前記第2絶縁層を介して設 けられた第3ゲート電極とを有する第2構造TFTによ る前記回路と、多結晶シリコン(p-Si)層と、前記 p-Si層の一端に形成したソース側不純物層と、前記 p-Si層の他端に形成したドレイン側不純物層と、前 記p-Si層上に第1絶縁層及び第2絶縁層とを介して 設けられた第4ゲート電極と、前記第4ゲート電極と前 記ドレイン側不純物層との間に位置し第3絶縁層を介し て設けられた第5ゲート電極と、前記第4ゲート電極と 40 前記ソース側不純物層との間に位置し前記第3絶縁層を 介して設けられた第6ゲート電極とを有する第3構造T FTによる前記回路と、多結晶シリコン (p-Si)層 と、前記p-Si層の一端に形成したソース側不純物層 と、前記p-Si層の他端に形成したドレイン側不純物 層と、前記p-Si層上に第1絶縁層を介して設けられ た第1ゲート電極と、前記第1ゲート電極と前記ドレイ シ側不純物層との間に位置し第2絶縁層を介して設けら れた第2ゲート電極と、前記第1ゲート電極と前記ソー ス側不純物層との間に位置し第3絶縁層を介して設けら 50 れた第6ゲート電極とを有する第4構造TFTによる前

記回路の4種類の回路の内少なくとも一つを選択して構 成する。

【0028】更に、主ゲート(第1又は第4ゲート電 極)と前記ソース側不純物層との間に位置するサブゲー ト (第3又は第6ゲート電極) がp-Si層に作るチャ シネルの長さLS2を、主ゲート(第1又は第4ゲート 電極)と前記ドレイン側不純物層との間に位置するサブ ゲート (第2又は第5ゲート電極) がp-Si層に作る チャンネルの長さLS1より短くしている。

·[0029]

・【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態について説明する。

・【0030】図1は、本発明の薄膜半導体装置を構成す る両側サブゲート構造TFTの断面図である。図1に示 すように、本発明の薄膜半導体装置は、多結晶シリコン ·(p-Si) 層1と、p-Si層1の一端に形成したソ ース側不純物層3と、p-Si層の他端に形成したドレ イン側不純物層4と、前記p-Si層1上に図示しない 第1絶縁層を介して設けられた第1ゲート電極 (Vg) 2と、第1ゲート電極 (Vg) 2とドレイン側不純物層 4との間に位置し図示しない第2絶縁層を介して設けら れた第2ゲート電極 (Vsg1) 7と、第1ゲート電極 ·(Vg) 2とソース側不純物層3との間に位置し図示し ない第3絶縁層を介して設けられた第6ゲート電極(V sg2)8とを有する構造のTFTを含んでおり、第6 ゲート電極 (Vsg2) 8によりp-Si層中に形成さ れるチャネルの長さLS2を、第2ゲート電極(Vsg 1) 7により前記p-Si層中に形成されるチャネルの 長さLS1よりも短くしている。

【0031】図2は、図1に示した両側サブゲート構造 TFTを用いた本発明の第1の実施形態による薄膜半導 体装置の回路図である。PTFT35のソース電極は電 源Vddに接続され、NTFT36のソース電極はVs Sに接続されている。一方、各TFTのドレイン電極同 士は共通接続されて出力Voutとなっており、その負 荷にはPDPのデータ電極等の容量性負荷が接続されて いる。信号入力端子は、PTFT35のゲート電極及び NTFT36のゲート電極で、それぞれVgp、Vgn のゲート電圧を印加する。さらに、PTFT35及びN TFT36のサブゲート電極には、それぞれVsgp 1、Vsgp2、Vsgn1、Vsgn2のバイアス電 圧を印加する。

・【0032】上記構成の薄膜半導体装置をPDP等のデ ータドライバとして用いた場合、隣接データ電極、ある いは走査電極、維持電極の駆動電圧レベルが変化した際 に、隣接データ電極間結合容量CD、1本のデータ電極 Dnとそれに交差する全ての走査電極との間の結合容量 Cs、または1本のデータ電極Dnとそれに交差する全 ての維持電極との間の結合容量Ccを介して、データ電

際、図2の断面構造において、第2サブゲート電極8下 に形成されるTFTのチャネル長しS2がLS2<LS 1となり、且つ図5(b)に示すようにドレイン~ソー ス間逆方向耐圧の大きさBVdsbがBVds> ΔV Dn となるような範囲で、LS2を設定して両側サブ ゲート構造TFTを形成する。これにより、図6(b)

に示すようにドレイン電流低下を従来の両側サブゲート 構造TFTよりも抑えつつ、且つ必要なドレイン〜ソー

10 【0033】従って、本実施形態によれば、薄膜半導体 装置の駆動能力低下を従来の両側サブゲート構造TFT

ス間逆方向耐圧を確保することができる。

を用いた場合よりも少なくしつつ、且つ負荷の結合容量 により駆動出力端子の駆動電圧が変動を受けたとして も、ブレークダウンによる素子破壊を防止することが可

能となる。これにより、必要な耐圧を確保しつつ、従来 の両側サブゲート構造TFTを用いた装置よりも小型化 が可能となる。また、TFTは絶縁基板上に形成される

ことから、各TFT素子間が完全に分離されるので、従 来の半導体基板上に形成されるMOSFETのように、 基板内の寄生素子を介したラッチアップ現象は根本的に

発生せず、信頼性が向上する。さらに、MOSFETの ように半導体基板との間の寄生容量がないため、今後の

技術開発によりpoly-Si薄膜の移動度が結晶シリ コン並みに向上すれば、半導体基板上のMOSFETに より構成された回路よりも髙速動作化が可能となる。

・【0034】図3は、本発明の第2実施形態による薄膜 半導体装置の回路図である。PTFT35とNTFT3 6はCMOSインバータ回路を形成している。また、P TFT35の2本のサブゲート電極は共通に接続されて

30 おり、Vsgpなるバイアス電圧を印加する。NTFT 86の2本のサブゲート電極についても同様にしてバイ アス電圧Vsgnを印加する。バイアス電圧は、TFT に印加されるドレイン〜ソース電極間電圧の内、図2の

poly-Si層1の中でゲート電極2下に形成される TFTのチャネル領域に分圧される電圧がこのチャネル 領域の耐圧以内になるように設定する。本実施形態のよ うなバイアスの印加方法をとることにより、必要となる

バイアス電圧の種類が少なくて済むので、外部電源を含 めた搭載装置の低コスト化が可能である。

40 【0035】図4は、本発明の第3実施形態による薄膜 半導体装置の回路図である。本実施形態においては、P TFT35の2本のサブゲート電極は共通に接続されて おり、バイアス電圧としてVssを印加する。一方、N TFT36の2本のサブゲート電極についても同様にし てパイアス電圧としてVddを印加する。この場合、バ イアス電圧源を新たに設ける必要がないため、本発明の 薄膜半導体装置を搭載する装置全体としてみるとさらな る低コスト化が可能である。但し、TFTに印加される

ドレイン〜ソース電極間電圧の内、図2のpoly-S 極 D n の電圧が $\mathsf{\Delta}$ V D n だけ変動すると仮定する。その s o i 層 $\mathsf{1}$ の中でゲート電極 $\mathsf{2}$ 下に形成されるTFTのチャ

ネル領域に分圧される電圧がこのチャネル領域の耐圧以 内になるようにするために、チャネル長し、チャネル長 LS1、及びチャネル長LS2の比率、及び第1ゲート 絶縁層12、第2ゲート絶縁層11の比率を適切に設定 する必要がある。

・【0036】図8の右半分は本発明の第4実施形態によ る薄膜半導体装置の断面図であり、髙耐圧N側ゲート電 極19a、髙耐圧P側ゲート電極19bにより形成され るTFTからなる。無アルカリガラス等の絶縁性基板1 8上にはpoly-Si層1が形成され、その両端部に はNTFTとなるpoly-Si層1の両端部にはソー ス側n型不純物層3a、ドレイン側n型不純物層4aが 形成され、同様にPTFTの側にはソース側p型不純物 層3b、ドレイン側p型不純物層4bが形成されてい る。そして、それらの上部に第1ゲート絶縁層12を介 して高耐圧N側ゲート電極19a、高耐圧P側ゲート電 極19bが形成され、さらにその上部には第2ゲート絶 緑層11、及び第3ゲート絶縁層20を介してゲート電 極19a、19bの両側にそれぞれサブゲート電極7及 びサブゲート電極8が形成されている。また、ソース側 n型不純物層3a、ドレイン側n型不純物層4a、ソー ス側p型不純物層3b、及びドレイン側p型不純物層4 **もの上部にはソース側コンタクト5及びドレイン側コン** タクト6が開口されており、その開口部よりソース電極 9及びドレイン電極10が引き出されている。ここで、 サブゲート電極8下に形成されるTFTのチャネル長L S2は、サブゲート電極7下に形成されるTFTのチャ ネル長LS1よりも短くなっている。以上説明した手順 でN、及びPの両側サブゲート構造TFTを形成しよう とした場合、必要なマスクPR数は6PRとなり、半導 体基板上にN、及びPのLDD構造高耐圧MOSFET を形成する場合に比べてマスクPR数を少なくすること ができる。よって、従来のLDD構造高耐圧MOSFE Tよりも低コスト化が可能となる。

【0037】図7は、本発明の第5実施形態による薄膜 半導体装置の断面図である。PDPのデータドライバI Cを構成しようとした場合には、低電圧ロジック回路、 及び高電圧回路を同一基板上に形成する必要がある。絶 縁性基板13上にはpoly-Si層1が形成され、そ の上部に第1ゲート絶縁層12を介して、低電圧ロジッ ク回路用TFTのN側ゲート電極2a、及びP側ゲート 電極2bが形成されている。NTFTとなるpoly-Si層1の両端部にはソース側n型不純物層3a、ドレ イン側n型不純物層4aが形成され、同様にPTFTの 側にはソース側p型不純物層3b、ドレイン側p型不純 物層4 bが形成されている。そして、その上部には第2 ゲート絶縁層11を介してソース側コンタクト5及びド レイン側コンタクト6が開口され、さらに上部にソース 電極9、ドレイン電極10、及び髙耐圧N側ゲート電極

いる。これらの電極の上には第3ゲート絶縁層20を介 して、サブゲート電極7、サブゲート電極8、及び上部 配線層40が同時形成されており、必要に応じて第3ゲ ート絶縁層20に第2コンタクト40を開口することに より、下層配線との電気的接続をとることができる。こ こで、第2サプゲート電極8下に形成されるTFTのチ ャネル長は、サブゲート電極7下に形成されるTFTの チャネル長よりも短くなっている。本実施形態によれ ば、本発明の薄膜半導体装置を構成する両側サブゲート 10 構造TFTとともに、低電圧ロジック回路を構成するた めのTFTをも同一基板上に形成することができ、これ らにより形成されるデータドライバICの髙集積化によ るチップサイズ縮小化が可能である。また、製造に必要 なマスクPR数は8PRで済む。従って、半導体基板上 に形成されるMOSFETに比べて製造コストを低く抑 えることができる。さらに、本実施形態によれば、両側 サブゲート構造TFTのゲート絶縁層を厚くすることが できるため、ゲート電極19a、19bを高電圧ロジッ ク信号で駆動することが可能となり、出力バッファ回路 を構成するの両側サブゲート構造TFTの駆動能力を向 20 止させることができる。

・【0038】図8は、本発明の第6実施形態による薄膜 半導体装置の断面図である。絶縁性基板13上にはpo ·ly-Si層1が形成され、NTFTとなるpoly-Si層1の両端部にはソース側n型不純物層3a、ドレ イン側n型不純物層4aが形成され、同様にPTFTの 側にはソース側p型不純物層3b、ドレイン側p型不純 物層4 bが形成されている。それらの上部に第1ゲート 絶縁層12を介して、低電圧ロジック回路用TFTのN 30 側ゲート電極2a、P側ゲート電極2b、及び高耐圧N 側ゲート電極19a、髙耐圧P側ゲート電極19bが同 時形成されている。そして、その上部には第2ゲート絶 緑層11を介してソース側コンタクト5及びドレイン側 コンタクト6が開口され、さらに上部にソース電板9、 ドレイン電極10が形成されている。これらの電極の上 には第3ゲート絶縁層20を介して、サブゲート電極 7、サブゲート電極8、及び上部配線層40が同時形成 されており、必要に応じて第3ゲート絶縁層20に第2 コンタクト40を開口することにより、下層配線との電 40 気的接続をとることができる。本実施形態によれば、本 発明の薄膜半導体装置を構成する両側サブゲート構造T FTとともに、低電圧ロジック回路を構成するためのT FTをも同一基板上に形成することができ、データドラ イバICの高集積化によるチップサイズ縮小化が可能で ある。また、製造に必要なマスクPR数は8PRで済 む。従って、半導体基板上に形成されるMOSFETに 比べて製造コストを低く抑えることができる。さらに、 本実施形態によれば、両側サブゲート構造TFTのゲー ト電極19a、19bを低電圧ロジック信号で駆動する 19a、髙耐圧P側ゲート電極19bが同時形成されて 50 ことが可能となるため、出力バッファ回路のゲート電極

を駆動するための回路の構成を簡単にすることができ

・【0039】図9は、本発明の第7実施形態による薄膜 半導体装置の断面図である。本実施形態では、両側サブ ゲート構造TFTのうちNTFTのゲート電極19a が、低電圧ロジック用TFTのゲート電極2a、2bと 同時形成され、また、両側サブゲート構造TFTのうち PTFTのゲート電極19bが、ソース電極9、ドレイ シ電極10と同時形成されている。本実施形態によれ ば、本発明の薄膜半導体装置を構成する両側サブゲート 構造TFTとともに、低電圧ロジック回路を構成するた めのTFTをも同一基板上に形成することができ、デー タドライバICの高集積化によるチップサイズ縮小化が 可能である。また、製造に必要なマスクPR数は8PR で済む。従って、半導体基板上に形成されるMOSFE Tに比べて製造コストを低く抑えることができる。さら に、本実施形態によれば、例えばNTFTのゲート電極 19aを低電圧ロジック信号で駆動し、PTFTのゲー ト電極19bを高電圧ロジック信号で駆動するという組 み合わせが可能となり、出力バッファ回路のゲート電極 20 を駆動するレベルシフタの回路設計に対する自由度を向 上させることができる。なお、本実施形態の構成はPT FTとNTFTを入れ替えた場合でも同様に実現するこ とが可能である。

・【0040】なお、上記実施形態において、低電圧ロジ ック回路用TFTのソース側n型不純物層3a、ドレイ シ側n型不純物層4a、ソース側p型不純物層3b、及 びドレイン側p型不純物層4bを形成する際に、N側ゲ ート電極2a、P側ゲート電極2bを遮蔽層として用 い、基板上部より不純物導入を行うことにより、低電圧 30 ロジック回路用TFTをセルフアライン構造とすること ができる。これにより、ゲート電極~ドレイン電極、及 びゲート電極~ソース電極間のオーバーラップ容量を小 さくすることができるので、低電圧ロジック回路の高速 動作化が可能である。この場合も、デバイスの製造に必 要なマスクPR数は上記各実施形態に対して増えること はなく、低コスト化の利点を十分に生かすことが可能で

・【0041】以上説明したような本発明の薄膜半導体装 した髙圧ロジック回路の回路構成に最も好適になるよう にTFTのデバイス構造を任意に組み合わせて用いるこ とが可能であり、回路設計の自由度が大幅に向上する。 しかも、何れの組合せを用いても、デバイスの製造に必 要なマスクPR数は8PRで済むことに変わりはなく、 低コスト化の利点を十分に生かすことが可能である。 ・【0042】なお、以上の実施形態に用いる絶縁性基板 としては無アルカリガラスを用いるのが低コスト化を図 る上で有利であるが、不透明なセラミック系絶縁性基

18 使用しても上記実施形態のディスプレイ駆動装置を構成 することが可能である。

・【0043】さらに、上記実施形態において、図中には 記載していないが、図11のブロック図で説明したレベ ルシフタ30については負荷の結合容量を介した駆動電 圧変動の影響がないため、従来例で説明したような片側 サブゲート構造TFTを用いても良い。この場合も上記 で説明した本発明の薄膜半導体装置に対して製造工程数 は何ら増えることはなく、低コスト化の利点を十分に生 10 かすことが可能である。

·[0044]

・【発明の効果】以上説明した第1実施形態の本発明によ れば、薄膜半導体装置の駆動能力低下を従来の両側サブ ゲート構造TFTを用いた場合よりも少なくしつつ、且 つ負荷の結合容量により駆動出力端子の駆動電圧が変動 を受けたとしても、プレークダウンによる素子破壊を防 止することが可能となる。これにより、必要な耐圧を確 保しつつ、従来の両側サブゲート構造TFTを用いた装 置よりも小型化が可能であるという効果を有する。

·【0045】また、TFTは絶縁基板上に形成されるこ とから、各TFT素子間が完全に分離されるので、従来 の半導体基板上に形成されるMOSFETのように、基 板内の寄生素子を介したラッチアップ現象は根本的に発 生せず、信頼性が向上するという効果を有する。

·【0046】さらに、MOSFETのように半導体基板 との間の寄生容量がないため、今後の技術開発によりp oly-Si薄膜の移動度が結晶シリコン並みに向上す れば、半導体基板上のMOSFETにより構成された回 路よりも高速動作化が可能であるという効果を有する。 ・【0047】また、本発明の第2実施形態による薄膜半 導体装置によれば、必要となるバイアス電圧の種類が少 なくて済むので、外部電源を含めた搭載装置の低コスト

・【0048】また、本発明の第3実施形態による薄膜半 導体装置によれば、バイアス電圧源を新たに設ける必要 がないため、本発明の薄膜半導体装置を搭載する装置全 体としてみるとさらなる低コスト化が可能であるという 効果を有する。

化が可能であるという効果を有する。

・【0049】また、本発明の第4実施形態による薄膜半 置を用いて構成したデータドライバICによれば、設計 40 導体装置によれば、N、及びPの両側サブゲート構造T FTを形成しようとした場合、必要なマスクPR数は6 PRとなり、半導体基板上にN、及びPのLDD構造高 耐圧MOSFETを形成する場合に比べてマスクPR数 を少なくすることができる。よって、従来のLDD構造 髙耐圧MOSFETよりも低コスト化が可能となるとい う効果を有する。

・【0050】また、本発明の第5実施形態による薄膜半 導体装置によれば、両側サブゲート構造TFTととも に、低電圧ロジック回路を構成するためのTFTをも同 板、もしくは半導体基板表面に絶縁層を形成したものを 50 一基板上に形成することができ、これらにより形成され

バICのデバイス構造の実施形態を示す断面図。

るデータドライバICの高集積化によるチップサイズ縮 小化が可能である。また、製造に必要なマスクPR数は 8 PRで済む。従って、半導体基板上に形成されるMO SFETに比べて製造コストを低く抑えることができる という効果を有する。さらに、本実施形態によれば、両 側サブゲート構造TFTのゲート電極を低電圧ロジック 信号で駆動することが可能となるため、出力バッファ回 路のゲート電極を駆動するための回路の構成を簡単にす ることができるという効果を有する。

- 【0051】また、本発明の第6実施形態による薄膜半 10 【図12】交流駆動型PDP各部の1サプフィールド期 導体装置によれば、両側サブゲート構造TFTのゲート 絶縁層を厚くすることができるため、ゲート電極19 a、19bを高電圧ロジック信号で駆動することが可能 となり、出力バッファ回路を構成するの両側サブゲート 構造TFTの駆動能力を向上させることができるという 効果を有する。
- ・【0052】また、本発明の第7実施形態による薄膜半 導体装置によれば、例えばNTFTのゲート電極を低電 圧ロジック信号で駆動し、PTFTのゲート電極を高電 圧ロジック信号で駆動するという組み合わせが可能とな 20 ·【図17】従来のサブゲート構造TFTの断面図。 り、出力バッファ回路のゲート電極を駆動するレベルシ ワタの回路設計に対する自由度を向上させることができ るという効果を有する。
- ・【0053】また、本発明の薄膜半導体装置において低 電圧ロジック回路用TFTをセルフアライン構造とする ことにより、低電圧ロジック回路の高速動作化が可能で あり、しかもデバイスの製造に必要なマスクPR数は8 PRで済むことに変わりはなく、低コスト化の利点を十 分に生かすことが可能であるという効果を有する。
- ・【0054】さらに、本発明の薄膜半導体装置によれ ば、半導体基板上にMOSFETを形成した従来の半導 体装置に対して、低コスト部材の使用、大面積基板によ る量産効果、製造工程PR数の低減等による装置の低コ スト化が可能で、さらに基板内の寄生素子を介したラッ チアップ現象による信頼性低下が根本的に発生せず、さ らに半導体基板との間の寄生容量がないために高速動作 化が可能であるという、優れた効果を発揮する。
- ・【図面の簡単な説明】
- ・【図1】本発明の薄膜半導体装置構成する両側サブゲー ト構造TFTの断面図。
- ・【図2】本発明の薄膜半導体装置の回路図。
- ・【図3】本発明の薄膜半導体装置の実施形態を示す回路
- ・【図4】本発明の薄膜半導体装置の他の実施形態を示す 回路図。
- ·【図5】サブゲート構造TFTにおけるドレイン電流と ドレイン〜ソース間逆方向電圧の関係を示す特性図。
- ·【図6】サブゲート構造TFTにおけるオン電流特性
- ・【図7】本発明の薄膜半導体装置を用いたデータドライ 50 13 絶縁性基板

- ・【図8】本発明の薄膜半導体装置を用いたデータドライ `バICのデバイス構造の他の実施形態を示す断面図。
- ・【図9】本発明の薄膜半導体装置を用いたデータドライ バICのデバイス構造の他の実施形態を示す断面図。
- ・【図10】交流駆動型PDPのパネル、及び駆動回路部 分の構成を示したプロック図。
- ・【図11】データドライバの内部構成を示すプロック 図。
- 間における駆動波形図。
 - ·【図13】交流駆動型PDPのデータ電極Dnに対し て、容量結合をなしている隣接データ電極Dn-1、D n+1、走査電極、及び維持電極を示した等価回路。
 - ・【図14】 書込期間において、データ電極Dnの電圧変 動の様子を示した波形図。
 - ·【図15】LDD構造髙耐圧MOSFETの断面図。
 - ·【図16】保護ダイオードを形成したMOSFETによ るインバータ回路の等価回路図。
- - ·【図18】従来のサブゲート構造TFTを用いたCMO Sインバータの回路図。
 - ·【図19】出力バッファ用のTFTとは別に、TFT保 護素子を設けた髙耐圧出力バッファの一例を示す回路
 - ・【図20】従来の両側サブゲート構造TFTの断面図。
 - ·【図21】従来の両側サブゲート構造MOSFETの断 面図。
 - ・【符号の説明】
- 30 1 poly-Si闇
 - 2 ゲート電極
 - 2a N側ゲート電極
 - 2b P側ゲート電極
 - 3 ソース側不純物層
 - 8a ソース側n型不純物層
 - 3b ソース側p型不純物層
 - 4 ドレイン側不純物層
 - 4a ドレイン側n型不純物層
 - 4b ドレイン側p型不純物層
- 40 5 ソース側コンタクト
 - 6 ドレイン側コンタクト
 - 7 サブゲート電極
 - 8 サブゲート電極
 - 9 ソース電極
 - 9a N側ソース電極
 - 9b P側ソース電極
 - 10 ドレイン電極
 - 11 第2ゲート絶縁層
 - 12 第1ゲート絶縁層

22

21

14 半導体基板

15 フィールド酸化膜

16 nウェル

17 N側低濃度不純物層

18 P側低濃度不純物層

19a 髙耐圧N側ゲート電極

19b 髙耐圧P側ゲート電極

20 第3ゲート絶縁層

21 PDPパネル

22 データ電極

23 走査電極

24 維持電極

25a、25b~25k データドライバ

26A~26L 走査ドライバ

27 維持パルス発生器

28 nピットシフトレジスタ

29 nビットラッチ

30 レベルシフタ

81 髙圧出力バッファ

82 PチャンネルFET

83 NチャンネルFET

84 保護ダイオード

85 PTFT

10 86 NTFT

37 PTFT保護素子

68 NTFT保護素子


89 第2コンタクト

40 上部配線層

·【図1】

·【図2】


【図4】




·【図3】


·【図5】


·【図16】



·【図7】








·【図21】

36



->